MEMORY CONTROLLER AND CONTROL METHOD

Patent Number:

JP2001243206

Publication date:

2001-09-07

Inventor(s):

HANEDA MITSUMASA; NISHIYAMA SHINJI; OGAWA YUICHI; HANAOKA YUJI;

TOMIHARI KIYOTAKA

Applicant(s):

FUJITSU LTD

Requested Patent: DP2001243206

Application

Number:

JP20000050925 20000228

Priority Number

IPC Classification: G06F15/177; G06F12/16; G06F13/00; G06F13/16; H04L13/08

EC Classification:

Equivalents:

Abstract

PROBLEM TO BE SOLVED: To notify a reply packet received by completion of packet transfer to an access origin by bus transfer by performing the packet transfer of a write command after performing the bus transfer of it.

SOLUTION: A verification command generation control part 36 is provided in a processing module 20 on the host side and a verification command replying part 38 is provided in a bridge module 24. The verification command generation control part 36 issues a verification command to verify a state of the packet transfer of the write command by a packet network after normally completing transfer of an interface bus 12 by issuing a write command to a memory module 32. The verification command replying part 38 replies to a replay packet being received corresponding to the packet transfer of the write command as read data and makes the replay packet recognize whether or not data writing is normally performed when the verification command is received.

Data supplied from the esp@cenet database - 12

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-243206 (P2001-243206A)


(43)公開日 平成13年9月7日(2001.9.7)

(51) Int.Cl. ⁷		識別記号	FΙ			テーマコード(参考)
G06F	15/177	676	G06F 15	5/177	6764	A 5B018
	12/16	3 3 0		12/16	3301	5B045
	13/00	3 0 1	13	3/00	301.	J 5B060
	13/16	5 2 0	13	3/16	5201	B 5B083
H04L	13/08		H04L 13	3/08		5 K O 3 4
	·		審査請求	•	請求項の数8	OL (全 19 頁)
(21)出願番号		特願2000-50925(P2000-50925)	(71)出願人	000005223		
				富士通	朱式会社	
(22)出願日		平成12年2月28日(2000.2.28)		神奈川県	艮川崎市中原区」	上小田中4丁目1番
				1号		
			(72)発明者	羽根田	光正	
				神奈川県	具横浜市港北区 新	術横浜2丁目4番19
				号 株式	く会社富士通ブロ	コグラム技研内
			(72)発明者	西山	拿治	
					****	析横浜2丁目4番19
					く会社富士通プロ	
			(74)代理人			7 7 - 3 - 3 - 3 - 3 - 3 - 3 - 3 - 3 - 3
					竹内進(夕	11名)
				,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	Æ V	· ~ ~/
						最終頁に続く
						成終貝に

(54) 【発明の名称】 メモリ制御装置及び制御方法

(57)【要約】

【課題】ライトコマンドをバス転送した後にパケット転送し、パケット転送完了で受信したリブライパケットをバス転送に似まってアクセス元に通知できるようする。 【解決手段】ホスト側の処理モジュール20に検証コマンド生成制御部36を設け、ブリッジモジュール24に検証コマンド応答部38を設ける。検証コマンド生成制御部36は、メモリモジュール32にライトコマンドを発行してインタフェースバス12の転送を正常終了した後に、パケットネットワークによるライトコマンドのパケット転送の状態を検証する検証コマンドを発行する。検証コマンド応答部38は、ブリッジモジュール24に、検証コマンドを受信した際に、ライトコマンドのパケット転送に対応して受信しているリプライパケットをリードデータとして応答してデータ書込が正常に行われたか否かを認識させる。



1

【特許請求の範囲】

【請求項1】第1のモジュールを接続したインタフェースバスと第2のモジュールを接続したインタフェースバスを、各々ブリッジモジュールを介してパケットネットワークで接続し、前記第1のモジュールから第2のモジュールにライトコマンド又はリードコマンドを発行して書き込み又は読み出しを実行するネットワーク構成のメモリ制御装置に於いて、

前記第1のモジュールに、前記第2のモジュールにライトコマンドを発行してインタフェースバスの転送を正常 10 終了した後に、前記パケットネットワークによるライトコマンドのパケット転送状態を検証する検証コマンドを発行する検証コマンド生成制御部を設け、

前記ブリッジモジュールに、前記検証コマンドを受信した際に、前記ライトコマンドのパケット転送に対応して受信しているリプライパケットをリードデータとして応答してデータ書込みが正常に行われたか否かを認識させる検証コマンド応答部を設けたことを特徴とするネットワーク構成のメモリ制御装置。

【請求項2】請求項1記載のネットワーク構成のメモリ制御装置に於いて、前記検証コマンド生成部は、前記ライトコマンドのアドレスに所定のオフセットを加算した実アドレス空間を越えるアドレスを指定したリードコマンドを検証コマンドとして発行するととを特徴とするネットワーク構成のメモリ制御装置。

【請求項3】請求項1記載のネットワーク構成のメモリ制御装置に於いて、前記ブリッジモジュールは、更に、前記ライトコマンドによるパケットの転送中にあることを登録する転送中登録部を有し、前記コマンド応答部は、前記検証コマンドを受信した際に前記転送中登録部 30を参照して転送中であればリトライコマンドを応答し、転送終了であればリブライパケットをリードデータとして応答することを特徴とするネットワーク構成のメモリ制御装置。

【請求項4】請求項1記載のネットワーク構成のメモリ制御装置に於いて、前記インタフェースバスはPCI(Periperal Component Interconnect)バスであり、前記ブリッジモジュールはPCIブリッジモジュールであることを特徴とするネットワーク構成のメモリ制御装置。

【請求項5】第1のモジュールを接続したインタフェー 40 スパスと、第2のモジュールを接続したインタフェース パスを各々ブリッジモジュールを介してパケットネット ワークで相互に接続し、前記第1のモジュールから第2 のモジュールにライトコマンド又はリードコマンドを発行して書き込み又は読み出しを実行するメモリ制御方法 に於いて、

前記第1のモジュールから前記第2のモジュールにライトコマンドを発行してインタフェースバスの転送を正常終了した後に、前記パケットネットワークによるライトコマンドのパケット転送の状態を検証する検証コマンド

を発行し、

前記ブリッジモジュールで、前記検証コマンドを受信した際に、前記ライトコマンドのバケット転送に対応して 受信しているリプライバケットをリードデータとして応 答してデータ書込が正常に行われたか否かを認識させる ととを特徴とするメモリ制御方法。

【請求項6】請求項5 記載のネットワーク構成のメモリ制御装置に於いて、前記第1のモジュールは、前記ライトコマンドのアドレスに所定のオフセットを加算した実アドレス空間を越えるアドレスを指定したリードコマンドを検証コマンドとして発行することを特徴とするネットワーク構成のメモリ制御装置。

【請求項7】請求項5記載のメモリ制御方法に於いて、前記ブリッジモジュールは、前記ライトコマンドによるパケット転送中の有無を登録し、前記検証コマンドを受信した際に転送中であればリトライコマンドを応答し、転送終了を待ってリプライパケットをリードデータとして応答することを特徴とするメモリ制御方法。

【請求項8】請求項5記載のメモリ制御方法に於いて、前記インタフェースバスはPCI (Periperal Component Interconnect)バスであり、前記ブリッジモジュールはPCIブリッジモジュールであることを特徴とするメモリ制御方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ホストや入出力デバイスに対応して設けた処理モジュールを、パケットネットワークを介して分散配置された主記憶として機能するメモリユニットに接続してメモリアクセスを実行するネットワーク構成のメモリ制御装置及び制御方法に関し、特に、パケット転送の状態をPCIバスで接続されたアクセス元のモジュールに通知できるようにしたメモリ制御装置及び制御方法に関する。

[0002]

【従来の技術】従来、複数のホストに対し主記憶として機能するメモリユニットを分散配置したメモリ制御システムにあっては、ホスト、メモリユニット及び入出力デバイスを高速拡張バスとして知られたPCIバス(Peripteral Component InterconnectBus)で接続している。

【0003】一方、近年におけるCPUの処理性能の向上と高速化に伴ない、PCIバスに接続しているホスト、メモリユニット及び入出力デバイスをパケットネットワーク(パケットバス)で接続したシステムが提案されている。このようなパケットネットワークを使用して主記憶を分散したシステムとしては、例えばクラスタシステム等が知られている。

【0004】図1**Q**1. パケットネットワークでホスト とメモリユニットを接続した主記憶制御装置である。ホ スト №00はモジュール202によりPCIバス204 に接続され、PCIバス204はPCIブリッジモジュ 208 (3)

ール206によりパケットネットケーク210の4 ト送受信モジュールに接続される。また主記憶ユニット 220を備えたメモリモジムール218は別のPCIバ ス216に接続され、CのPCIバス216もFCIブ リッジモジュール206を介してネットワーク**∦**10の パケット送受信モジュール212に接続されている。 【0005】ホスト200からのライト命令があると、 モジュール202がライトコマンド(コマンドコード、 アドレス、データを含む)をブリッジモジュール206 にバス転送する。このバス転送が完了すると、PCIブ 10 装置として本発明は、処理モジュール20に検証コマン リッジモジュール206は、ライトコマンドをパケット データに変換し、パケッ送受信モジュール208からネ ットワーク210に転送し、パケット送受信モジュール

【0006】PCIブリッジモジュ ル214はライト アクセスのパケットの受信を終了すと、正常に受信した か否かを示すリプライバケットを送信元のPCIブリッ ジモジュール206に返す。正常終了であればPCIブ リッジモジュール214は、受信したライトアクセスの 20 しているリプライバケットをリードデータとして応答し パケットから得たライトコマンドをPCIバス216に よりメモリモジュール218に転送し、主記憶ユニット 220に対するデータ書込みが行われる。

212を介してPCIブリッジモジュール214で受信

[0007]

【発明が解決しようとする課題】しかしながら、このよ うなホストからパケットネットワークを介して主記憶に アクセスする装置にあっては、送信側のPCIブリッジ モジュール206が送信先のPCIブリッジ214から のリプライバケットによって異常終了を受信した場合、 転送元であるモジュール202に通知することができな い問題があった。

【0008】即ち、PCIブリッジモジュール206 は、モジュール202からのPC1バス204によるラ イトコマンドのバス転送が正常終了した後に、ネットワ ーク210に対するパケット転送を開始しており、PC Iブリッジモジュール214から異常終了を示すリプラ イパケットを受信した際には、送信元のモジュール20 2とのバス接続が既に完了しており、リプライパケット によるパケット転送の異常終了を通知することができな 63.

【0009】本発明は、ライトコマンドをバス転送した 後にパケット転送し、パケット転送完了で受信したリブ ライパケットをバス転送によってアクセス元に通知でき るようにしたネットワーク構成の主記憶制御装置及び制 御方法を提供することを目的とする。

[0010]

【課題を解決するための手段】図1は本発明の原理説明 図である。

【0011】まず本発明は、図1(A)のように、ホス ト10に対応し位設けた処理モジュール(第1のモジュ 50 制御方法を提供する。このメモリ制御方法は、処理モジ

ール)20を接続したインタフェースバス12とメモリ モジュール(第2のモジュール)32を接続したイン フェースバス30を、各々ブリッジモジュール20, 2 6を介してパケットネットワーク18で接続し、処理モ ジュール20からメモリモジュール32にライトコマン ド又はリードコマンドを発行して書き込み又は読み出し を実行するネットワーク構成のメモリ制御装置を対象と

【0012】このようなネットワーク構成のメモリ制御 ド生成制御部36を設け、ブリッジモジュール24に検 証コマンド応答部38を設けたことを特徴とする。

【0013】検証コマンド生成制御部36は、メモリモ ジュール32にライトコマンドを発行してインタフェー スバス12の転送を正常終了した後に、パケットネット ワークによるライトコマンドのパケット転送の状態を検 証する検証コマンドを発行する。検証コマンド応答部3 8は、ブリッジモジュール24で検証コマンドを受信し た際に、ライトコマンドのパケット転送に対応して受信 てデータ書込みが正常に行われたか否かを認識させる。 【0014】 このためブリッジモジュール24でリプラ イバケットを受信した際に送信元の処理モジュール20 とのバス転送が完了していても、送信元の処理モジュー ル20からライトコマンドに続いて発行された検証コマ ンドに対する応答としてリプライパケットの内容を送信 元の処理モジュール20にインタフェースバス12を使 用して通知することができ、もしリプライバケットが異 常終了を示していれば、送信元の処理モジュール20か **らライトコマンドを再送する等の異常終了に対する適切** な対応をとることができ、パケットネットワークを経由 した主記憶アクセスの信頼性を向上することができる。 【0015】 ここで処理モジュール20の検証コマンド 生成制御部36は、ライトコマンドのアドレスに所定の オフセットを加算した実アドレス空間を越えるアドレス を指定したリードコマンドを検証コマンドとして発行す

【0016】またブリッジモジュール24は、更に、ラ イトコマンドによるライトパケットの転送中にあること 40 を登録する転送中登録部を有し、コマンド応答部38 は、検証コマンドを受信した際に転送中登録部を参照し て転送中であればリトライコマンドを応答し、転送終了 であればリプライバケットをリードデータとして応答す

【0017】インタフェースパス12は例えばPCI(P eriperal Component Interconnect)バス12であり、ブ リッジモジュール24はPCIブリッジモジュール24 である。

【0018】また本発明は、ネットワーク構成のメモリ

1

ュール20を接続したインタフェースパス12とメモリ モジュール32を接続したインタフェースバス12を、 各々ブリッジモジュール24を介してパケットネットワ ークで相互に接続し、処理モジュール20からメモリモ ジュール32にライトコマンド又はリードコマンドを発 行して書き込み又は読み出しを実行するメモリ制御方法 について、処理モジュール20からメモリモジュール3 2にライトコマンドを発行してインタフェースバス12 の転送を正常終了した後に、パケットネットワークによ るライトコマンドのパケット転送の状態を検証する検証 10 20-1,20-2を接続したPCIバス12-1,1 コマンドを発行し; ブリッジモジュール24で、検証コ マンドを受信した際に、ライトコマンドのパケット転送 に対応して受信しているリプライバケットをリードデー タとして応答してデータ書込が正常に行われたか否かを 認識させる。

【0019】このネットワーク構成のメモリ制御方法の 詳細は装置構成の場合と同じになる。

[0020]

【発明の実施の形態】図2は、本発明のメモリ制御装置 及び制御方法が適用される計算機システムのシステム構 20 ケット送受信モジュール28で構成される。とのパケッ 成図である。

【0021】図2において、本発明が対象とする計算機 システムはホスト10-1, 10-2を有し、それぞれ PCIバス12-1, 12-2に接続されている。ホス ト10-1を接続したPCIバス12-1には入出力サ ブシステムとして機能するデバイス14-1が接続さ れ、ホスト10-2を接続したPCIバス12-2にも 同様にデバイス14-2が接続される。

【0022】ホスト10-1, 10-2の主記憶として 機能するメモリユニットは、筐体16-1、16-2、 ・・・16-nのそれぞれに収納されており、筐体16 -1~16-n のそれぞれはPC I バス12-1, 12 - 2 に接続される。これら筐体 1 6 - 1 ~ 1 6 - n はネ ットワーク(パケット転送バス) 18で接続されてお り、ネットワーク18を経由して筐体16-1~16nの相互間でパケット転送ができるようにしている。

【0023】図3は、図2の筐体16-1の内部構成を 外部のホスト及びデバイス側と共に示している。尚、図 2にあっては、PCIバス12-1, 12-2は筐体1 6-1~16-nの外部バスとして示しているが、実際 40 転送を行う。 の装置にあっては図3のように、PCIバス12-1, 12-2は筐体16-1内に位置しており、これに対し 外部に設置しているホスト10-1, 10-2はデバイ ス14-1, 14-2をPCIパスのモジュールを介し て接続することになる。

【0024】図3において、筐体16-1にはホスト1 0-1, 10-2からのライト命令やリード命令に対応 してライトコマンドやリードコマンドを発行する処理モ ジュール20-1,20-2が設けられている。処理モ ジュール20-1、20-2はPCIバス12-1、1 50 定したアドレスに対するデータ書込みを行う。

2-のそれぞれに接続される。またPCIバス12-1, 12-2にはデバイスモジュール22-1, 22-2を介して外部のデバイス14-1, 14-2が接続さ れている。

【0025】一方、筐体16-1内には別のPCIバス 32-2が接続されており、メモリモジュール32-1,32-2のそれぞれには主記憶ユニット34-1, 34-2が設けられている。このような処理モジュール 2-2と、メモリモジュール32-1, 32-2を接続 したPCIバス30-1, 30-2は、パケットネット ワークを介して接続される。

【0026】パケットネットワークは、処理モジュール 20-1, 20-2に対応して設けたPCIブリッジモ ジュール24-1,24-2、メモリモジュール32-1,32-2に対応して設けたPCIブリッジモジュー ル26-1, 26-2、及びPCIブリッジモジュール 24-1, 24-2, 26-1, 26-2を接続したパ ト送受信モジュール28には更に、他の筐体例えば隣接 する筐体16-2がネットワーク18で接続される。

【0027】 このような筐体16-1の構成は、図2に 示した他の筐体16-2~16-nについても同様であ る。ととでホスト10-1から処理モジュール20-1 が例えばメモリモジュール32-2の主記憶ユニット3 4-2に対するライト命令を受けた場合の処理を簡単に 説明すると次のようになる。

【0028】ホスト10-1からのライト命令に対し、 30 処理モジュール20-1はPCIバス12-1によりP C I ブリッジモジュール24-2 に対しライトコマンド を発行する。このライトコマンドは、コマンドコード、 アドレス、及び書込データを含む。

【0029】PCIブリッジモジュール24-1に対す るライトコマンドのPCIバス12-1による転送が完 了すると、PCIブリッジモジュール24-1はパケッ ト送受信モジュール28を介して、アクセス先のメモリ モジュール32-2に対応して設けているPCIブリッ ジモジュール26-2に対しライトコマンドのパケット

【0030】PCIブリッジモジュール26-2はライ トコマンドのパケット転送が終了すると、送信元のPC Ⅰブリッジモジュール24-1に対しパケット転送の正 常終了または異常終了を示すリプライバケットを送信す

【0031】PCIブリッジモジュール26-2で正常 にライトコマンドのパケット受信が完了した場合には、 PCIバス32-2によりライトコマンドをメモリモジ ュール32-2に転送し、主記憶ユニット34-2の指

【0032】 この処理モジュール20-1 からメモリモ ジュール32-2にライトコマンドを送ってデータ書込 みを行う際のアドレス変換は、図4のようになる。図4 は、図3の処理モジュール20-1から発行するライト コマンドのアドレス40-1、次のPCIブリッジモジ ュール24-1からパケット転送するライトコマンドの アドレス40-2、更にPCIブリッジモジュール26 -2からメモリモジュール32-2に発行するライトコ マンドのアドレス40-3を示している。

リッジモジュール24-1に出力されるライトコマンド のアドレス40-1は、上位ビット側からベースアドレ ス42、ノードID44及びMSUアドレスオフセット 46で構成される。ベースアドレス42は、PCIバス に接続しているPC I ブリシッジモジュールを指定す る。

【0034】ノードID44は、パケット送受信モジュ ール28に接続されている各PCIブリッジモジュール 24-1, 24-2, 26-1, 26-2 にアサインさ れるID番号であり、この場合にはアクセス先のメモリ モジュール32-2に対応して設けたPCIブリッジモ ジュール26-2のノードIDが設定される。更にMS Uアドレスオフセット46は、メモリモジュール32-2に設けた主記憶ユニット34-2のメモリ空間のアド レスを示すオフセットである。

【0035】この処理モジュール20-1から出力され たアドレス40-1は、PCIブリッジモジュール24 - 1 からパケット送受信モジュール2 8 を介してPC I ブリッジモジュール26-2にパケット転送する際に、 アドレス40-2に変換される。

【0036】アドレス40-2は、ノードID44とM SUアドレスオフセット46で構成される。この場合、 ノードID44は同様にメモリモジュール32-2に対 応したPCIブリッジモジュール26-2のノードID である。またMSUアドレスオフセット46は、同じく メモリモジュール32-2に設けている主記憶ユニット 34-2のメモリ空間のアドレスを示すオフセットであ る。

【0037】更にPCIブリッジモジュール26-2か 3は、PCIバス30-2に接続したメモリモジュール 32-2を指定するアドレス42と、メモリモジュール 32-2におけるMSUアドレスオフセット46で構成

【0038】再び図3を参照するに、このような処理モ ジュール20-1からパケットネットワークを経由した ライトコマンドの転送によるメモリモジュール32-2 のライトアクセスに対し、本発明にあっては更に、処理 モジュール20-1に検証コマンド生成制御部36を設 け、またこれに対応したPCIブリッジモジュール24 50 なる。また処理モジュール20-1については先頭アド

-1に検証コマンド応答部38を設けている。

【0039】処理モジュール20-1に設けた検証コマ ンド生成制御部36は、処理モジュール20-1がPC Ⅰブリッジモジュール24-1に対しライトコマンドを 発行してPCIバス12-1によるコマンド転送を正常 終了した後に、パケットネットワークによるPCIブリ ッジモジュール26-2へのライトコマンドのパケット 転送状態を検証する検証コマンドを発行する。

【0040】 PC I ブリッジモジュール24-1 に設け 【0033】まず処理モジュール20-1からPCIブ 10 た検証コマンド応答部38は、処理モジュール20-1 に設けた検証コマンド生成制御部36からの検証コマン ドを受信した際に、ライトコマンドのパケット転送に対 応して転送先のPCIブリッジモジュール26-2から 受信しているリプライパケットをリードデータとして応 答することで、パケット転送によるデータ書込みが正常 に行われたか否かを処理モジュール20-1に認識させ

> 【0041】処理モジュール20-1に設けた検証コマ ンド生成制御部36で発行する検証コマンドはリードコ 20 マンドであり、このリードコマンドのアドレスとして書 込先のメモリモジュール32-2の実アドレス空間を越 える仮想アドレス空間を指定したリードコマンドを検証 コマンドとして発行する。

> 【0042】図5は処理モジュール20-1から見たメ モリモジュール32-2のメモリ空間60の説明図であ る。このメモリ空間60は、処理モジュール20-1の アクセス可能領域66と処理モジュール20-2のアク セス可能領域68を実アドレス空間62として持ってお り、アクセス可能領域66はページ0~n-1で管理さ 30 れ、またアクセス可能領域 6 8 はページn ~ 2 n - 1 で 管理されている。

【0043】 このような処理モジュール20-1から見 たメモリモジュール32-2の実アドレス空間62に対 し、検証コマンド生成制御部36で検証コマンドとして 発行するリードコマンドのアドレスは、実アドレス空間 62を越える所定のオフセットを加算した仮想アドレス 空間64のアドレスを指定する。

【0044】 ここで実アドレス空間62における処理モ ジュール20-1のアクセス可能領域66における先頭 らメモリモジュール32-2に出力するアドレス40- 40 アドレスを「aaaa」とし、また処理モジュール20 -2のアクセス可能領域68の先頭アドレスを「bbb b」とすると、実アドレス空間62のアドレスを使用し たライトコマンドに続いて発行される検証コマンドのア ドレスは所定のオフセット「cccc」を加算した仮想 アドレス空間64のアドレスとなる。

> 【0045】したがって検証コマンドによりアクセスさ れる仮想アドレス空間64は、処理モジュール20-1 についてはアドレス「aaaa+cccc」を先頭アド レスとしたページ0~n-1の検証アクセス領域70と

(6)

レス「bbb+cccc」からのページn~2n-1 を割り当てた検証アクセス領域72となる。

【0046】この検証アクセス領域70、72となる仮 想アドレス空間64は、通常の実アドレス空間62に対 するリードコマンドでは使用されないユニークなアドレ スである。このためPCIブリッジモジュール24-1 の検証コマンド応答部38は処理モジュール20-1か らのリードアクセスのアドレスを判別し、アドレスが仮 想アドレス空間64に存在することを認識した場合は、 既に発行しているライトコマンドに対する検証コマンド 10 であることを認識し、このとき転送先のPCIブリッジ モジュール26-2から受信しているリプライバケット をリードデータとして処理モジュール20-1に応答す る。

【0047】 このため、 PCIブリッジモジュール24 -1からPCIブリッジモジュール26-2にライトコ マンドをパケット転送した後の正常終了または異常終了 を示すリプライパケットのデータを、PCIバス12-1のハードウエア構成や機能を変更することなく、リー ュール20-1で確実に認識することができ、パケット ネットワークによるライトコマンドのパケット転送で生 じた異常をPCIバス12-1側の処理モジュール20 - 1 で認識して、適切なエラーリカバリをとることがで

【0048】図6は図3の処理モジュール20-1から パケットネットワークを経由してメモリモジュール32 -2にライトコマンドを発行した書込処理のタイムチャ ートである。

【0049】まず処理モジュール20-1がホスト10 -1からのライト命令に基づいて、ステップS1でメモ リモジュール32-2に対するライトコマンドを発行す る。この場合のライトコマンドのアドレスは、図5の処 理モジュール20-1から見たメモリ空間60のアドレ ス「aaaa」を指定している。PCIバス12-1か SPCIブリッジモジュール24-1に対するライトコ マンドのPCIバス12-1による転送が正常終了する と、処理モジュール20-1とPCIブリッジモジュー ル24-1のバス接続は切り離される。

モジュール24-1は、アドレスに含まれる送信先のノ ードIDに基づき、パケット送受信モジュール28を介 してPCIブリッジモジュール26-2に対し、ステッ プS2でライトパケットを送信する。

【0051】PCIブリッジモジュール26-2はPC Iブリッジモジュール24 − 1からのライトパケットを ステップS3で受信し、受信パケットから得られたライ トコマンドをメモリモジュール32-2CPCIバス1 2-2により転送する。このためメモリモジュール32 - 2は、ステップS4で受信したライトデータを主記憶 50 ァ 54、検証アクセス結果チェック部 56及びエラー通

ユニット34-2に書き込む。

【0052】一方、PCIブリッジモジュール26-2 はステップS3でライトバケットを受信し、その受信状 態即ち正常終了から異常終了かに応じ、この場合には正 常終了であることから、ステップS5でリプライパケッ トを送信元のPCIブリッジモジュール24-1に送信 する。

【0053】PCIブリッジモジュール24-1は、ス テップS2でライトバケットを送信した後、ステップS 7 で送信先のPCIブリッジモジュール26 − 2 からの リプライバケットを受信して保存する。

【0054】一方、処理モジュール20-1にあって は、ステップS1でライトコマンドを発行した後、ステ ップS6でアドレス「aaaa+cccc!を指定した リードコマンドを検証コマンドとしてPCIブリッジモ ジュール24-1にバス転送する。

【0055】 このステップS6のリードコマンドとして の検証コマンドを受信したPCIブリッジモジュール2 4-1は、そのアドレス「aaaa+cccc」によ ドコマンドを使用したエミュレーションにより処理モジ 20 り、図5に示した検証アクセス領域70のリードコマン ドであることを認識し、ステップS7で受信しているP CIブリッジモジュール26-2からのリプライバケッ トをリードデータとして処理モジュール20-1に送信 する。

> 【0056】処理モジュール20-1は、ステップS6 の検証コマンドに対する応答として、PCIブリッジモ ジュール24-1からのリプライデータをステップS9 で受信し、リプライデータを解読して正常終了か異常終 了かを認識することができる。

【0057】ステップS1でライトコマンドを発行した 後のステップS6の検証コマンドとしてのリードコマン ドの発行は、PCIブリッジモジュール24-1.26 - 2間におけるライトバケットの転送とは非同期であ る。

【0058】とのためライトパケットの転送中にステッ プS6のリードコマンドが発行されることもあり、この 場合にはライトパケットの転送中であることから、PC Ⅰブリッジモジュール24-1はリトライコマンドを応 答し、これにより処理モジュール20-1からの検証コ 【0050】ライトコマンドを受信したPCIブリッジ 40 マンドとしてのリードコマンドの発行を繰り返させ、転 送終了後に、最初に受け取った検証コマンドとしてのリ ードコマンドに対しリプライデータを応答することにな る。

> 【0059】図7は、図3の処理モジュール20-1に 設けた検証コマンド生成制御部36の具体的な回路ブロ ック図である。処理モジュール20-1に設けた検証コ マンド生成制御部36は、インタフェース制御部48、 検証アクセスコマンド生成部50、検証アクセス結果バ ッファライト制御部52、検証アクセス結果格納バッフ

知レジスタ58で構成される。

【0060】検証アクセスコマンド生成部50はライト コマンド発行後に動作し、ライトコマンドのアドレスに 所定のオフセット「cccc」を加算したアドレスのリ ードコマンドを検証コマンドとして、インタフェース制 御部48によりPCIバス12-1を介してPCIブリ ッジモジュール24-1に発行する。

【0061】検証アクセスコマンド生成部50から検証 コマンドが発行されると、検証アクセス結果バッファラ イト制御部52が動作し、インタフェース制御部48で 10 受信したリプライパケットを検証アクセス結果格納バッ ファ54に格納する。検証アクセス結果格納バッファ5 4に格納されたリプライバケットは検証アクセス結果チ ェック部56で解析され、正常終了か異常終了かが判別 される。

【0062】異常終了が判別された場合にはエラー通知 レジスタ58にエラー登録が行われ、処理モジュール2 0-1の検証機能によってエラー通知レジスタ58のエ ラー登録が認識されると、ライトコマンドの再発行など のリカバリが行われることになる。

【0063】図8は、図3のPC I ブリッジモジュール 24-1のブロック図である。このPCIブリッジモジ ュール24-1は、PCIインタフェース制御部24、 アドレス/ページ変換部76、バッファライト制御部7 8、バッファステータス保持部80、バッファ選択制御 部82、エラー検出バッファ保持機能部84、バッファ 86-1, 86-2, 86-3, 86-4, 4 > 97 =ース制御部88、リプライパケット解析部90、ページ /バッファ番号参照部92、リプライパケット参照部9 4を備える。

【0064】とのような回路部はPCIバスとパケット ネットワークの接続変換に使用する基本的な回路部を構 成する。これに加え本発明にあっては、更に、検証コマ ンド応答部38を設けている。検証コマンド応答部38 には検証アクセスコマンド検出部96、アドレス/ペー ジ変換部98及びパケット転送中登録部100が設けら

【0065】図8のPCIブリッジモジュール24-1 の詳細は、図9及び図10に分割して示すようになる。 図9及び図10にあっては、各ブロックとの間の制御線 40 部94に対し受信通知が行われる。 及びデータ線の様子が詳細に示されている。

【0066】この図8乃至図10に示した図3のPCI ブリッジモジュール24-1のライトコマンドに基づく メモリ書込処理を、図11,図12に分割して示すタイ ムチャートを参照して説明すると次のようになる。

【0067】図11において、処理モジュール20-1 は、ステップS1でメモリモジュール32-2に対する ライトコマンドを発行する。このライトコマンドはメモ リモジュール32-2のメモリ空間60におけるページ

- 1 を含むライトコマンドがPCIバス12-1により PC I ブリッジモジュール24-1 に転送される。

【0068】PCIブリッジモジュール24-1のアド レス/ページ変換部76は、ステップS2で受信アドレ スをページに変換し、例えばページ0と判別する。続い てバッファライト制御部78が、判別されたページ0へ のバッファ割当てをバッファ選択制御部82に要求す

【0069】このためバッファ選択制御部82は、ステ ップS4でバッファステータス保持部80-1.80-2,80-3,80-4を参照し、使用可能なバッファ をバッファライト制御部78に通知する。バッファライ ト制御部78はステップS6で、バッファ選択制御部8 2から通知されたバッファに処理モジュール20-1か ら受信したデータをライトした後、インタフェース制御 部88に対しPCIブリッジモジュール26-2への送 信を要求する。

【0070】これによりインタフェース制御部88は、 処理モジュール20-1からのデータをライトしたバッ 20 ファ86-1~86-4のいずれかを選択し、そのデー タを読み出してパケット変換した後、パケット送受信モ ジュール28を介してPCIブリッジモジュール26-2にパケットを送信する。

【0071】ステップS6でバッファライト制御部78 がPCIブリッジモジュール26-2へのパケット送信 を要求すると、ステップS7で、通知されたパケット番 号と対応するページ番号を、ページ/バッファ番号参照 部92に内蔵したテーブルに登録する。

【0072】このときインタフェース制御部88からは 30 ステップS8のように、PCIブリッジモジュール26 -2へのデータ送信後、そのパケット番号をページ/バ ッファ番号参照部92に通知する。したがってページ/ バッファ番号参照部92にあっては、ステップS9で、 通知されたパケット番号と対応するパケット番号を内蔵 テーブルに登録する。

【0073】次に図12のように、インタフェース制御 部88において送信先のPCIブリッジモジュール26 - 2からのリプライパケットの受信が行われると、ペー ジ/バッファ番号参照部92及びリプライバケット参照

【0074】ページ/バッファ番号参照部92は、ステ ップS11で、通知されたパケット番号から該当ページ を参照し、リプライパケット参照部94に通知する。リ プライパケット参照部94はインタフェース制御部88 から通知されたパケット番号に対応するページ/バッフ ァ番号参照部92から通知されたページ番号を内蔵テー ブルにステップS12で登録する。

【0075】パケット転送中登録部100は、図11の ステップS5でページ0の転送処理中の登録を行ってい 〇へのPC1ライトであり、図4に示したアドレス40 50 るが、ステップS13でリプライバケット参照部94よ

り登録終了通知を受けると、ページ0を転送処理中とし ていた登録を解除する。

【0076】一方、処理モジュール20-1にあって は、図11のステップS1でライトコマンドを発行した 後、図12のステップS15で検証コマンドとしてのリ ードコマンドを発行する。このリードコマンドは、ライ トコマンドのページ0のアドレスに所定のオフセット 「cccc」を加算した検証アクセス領域のアドレスを 指定したリードコマンドである。

が発行した検証コマンドとしてのリードコマンドは、ス テップS16のようにPCIブリッジモジュール24-1の検証アクセスコマンド検出部96で受信され、アド レスが検証アクセス領域にあることが判別され、検証コ マンドであることが認識される。

【0078】そとで検証アクセスコマンドの検出結果が アドレス/ページ変換部98に出力され、ステップS1 7でページ0への検証アクセスを要求する。この検証ア クセスの要求は、ステップS14でパケット転送中登録 部100を参照してページ0の転送終了を確認した後、 ステップS18でリプライパケット参照部94に保持し ているページ0に対応するリプライバケットを読み出し て、処理モジュール20-1にリードデータとして送信 する。

【0079】尚、アドレス/ページ変換部98から検証 アクセスの要求を受けた際に、ライトコマンドの転送中 の登録状態であった場合には、パケット転送中登録部1 00はPCIインタフェース制御部74に対しリトライ 要求コマンド (Retry REQ.)を応答し、処理モジュール 20-1は転送終了まで検証コマンドしてのリードコマ 30 ンドの発行を繰り返す。

【0080】このような処理モジュールからパケットネ ットワークを経由してメモリモジュールにデータを書き 込むライトアクセスは、図3の処理モジュール20-1、PCIブリッジモジュール24-1、パケット送受 信モジュール28、PCIブリッジモジュール26-2 及びメモリモジュール32-2となる経路のアクセスを 例にとるものであったが、処理モジュール20-1から PC I ブリッジモジュール26-1 に対応したメモリモ モリ空間が異なる以外は同様にして行われる。

【0081】更に、ホスト10-2に対応して設けてい る処理モジュール20-2にも本発明による検証コマン ド生成制御部36が設けられ、処理モジュール20-2 に対応したPCIブリッジモジュール24-2にも本発 明による検証コマンド応答部38が設けられている。

【0082】Cの処理モジュール20-2もPCIブリ ッジモジュール24-2からパケットネットワークを経 由してPCIブリッジモジュール26-1のメモリモジ ュール32-1またはPCIブリッジモジュール26- 50 【図3】図2の筐体に収納された本発明によるメモリ制

2のメモリモジュール32-2にライトアクセスを同様 にして行うことができる。

【0083】更にパケット送受信モジュール28は、ネ ットワーク18により図2に示した他の筐体16-2~ 16-nにも接続されており、他の筐体に設けているメ モリモジュールに対しても、そのメモリ空間のアドレス を指定することで同様にしてライトコマンドのパケット 転送による書込みができる。

【0084】との場合にも他の筐体のメモリモジュール 【0077】ステップS15で処理モジュール20-1 10 に対応して設けているPCIブリッジモジュールからの リプライバケットをPCIブリッジモジュール24-1 または24-2で受信し、処理モジュール20-1また は20-2の検証コマンド生成制御部36からの検証コ マンドに対しリプライデータをリードデータとして応答 することで、他の筐体に対しパケット転送で行ったライ トアクセスが正常終了か異常終了かを確実に認識すると とができる。

> 【0085】尚、本発明は上記の実施形態に限定され ず、その目的と利点を損なわない適宜の変形を含む。ま 20 た、本発明は上記の実施形態に示した数値による限定は 受けない。

[0086]

【発明の効果】以上説明してきたように本発明によれ ば、PCIバス等のインタフェースバスの処理モジュー ルからパケットネットワークのブリッジモジュールへの ライトコマンドの転送による正常終了後のパケット転送 の結果を示すリプライバケットにつき、ライトコマンド のアドレス空間を越えるユニークなアドレス指定による リードコマンドを検証コマンドとして発行することで、 リードコマンドの応答データとしてリプライパケットを PCIバスの処理モジュールで取得することができ、バ ケットネットワークにおける転送状態をPCIバス側の 処理モジュールで確認することができ、パケット転送が 異常終了した場合にはライトコマンドの再発行などの適 切な対応策をとることができ、パケットネットワークを 経由した主記憶アクセスの信頼性を向上することができ る。

【0087】またパケットネットワークで受信されたリ プライバケットのPCIバス側の処理モジュールでの認 ジュール32-2にアクセスする場合も、アドレスのメ 40 識について、PCIバスで使用している通常のリードコ マンドを検証コマンドとして使用しているため、PCI バス側の構成や制御手順を何ら変更することなく、確実 にパケットネットワーク側で受信したリプライバケット をPCIバス側の処理モジュールで認識することができ る。

【図面の簡単な説明】

【図1】本発明の原理説明図

【図2】本発明が適用される計算機システムのブロック

15

御装置の実施形態を示したブロック図

【図4】図3の処理モジュール、送信側のブリッジモジ ュールおよび受信側のブリッジモジュールの各々におけ るアドレス変換の説明図

【図5】図2の処理モジュールから検証コマンドとして 発行するリードコマンドによるメモリ空間のアドレスの 説明図

【図6】図2の実施例におけるライトアクセスのタイム チャート

【図7】図3の処理モジュールに設けた検証コマンド発 10 38:検証コマンド応答部 行制御部の実施形態のブロック図

【図8】本発明による検証コマンド応答部を備えた図3 のPCIブリッジモジュールのブロック図

【図9】図8のPCIブリッジモジュールの詳細ブロッ ク図

【図10】図9に続くPCIブリッジモジュールの詳細 ブロック図

【図11】図9,図10のPCIブリッジモジュールに おけるライトアクセス動作のタイムチャート

【図12】図11に続くPCIブリッジモジュールにお 20 76:アドレス/ベージ変換部 けるライトアクセス動作のタイムチャート

【図13】PCIバスをパケットネットワークを介して 接続した際のメモリアクセスで生ずる問題の説明図

【符号の説明】

10, 10-1, 10-2:ホスト

12-1, 12-2, 30-1, 30-2: PCIバス (インタフェースパス)

14-1, 14-2:デバイス

16-1~16-n:筐体

18:パケットネットワーク

20,20-1,20-2:処理モジュール

*22-1, 22-2: デバイスモジュール

24, 24-1, 24-2: PC I ブリッジモジュール (送信側)

26, 26-1, 26-2: PCIブリッジモジュール (受信側)

28:パケット送受信モジュール

32-1, 32-2: メモリモジュール

34-1, 34-2:主記憶ユニット (MSU)

36:検証コマンド発生制御部

50:検証アクセスコマンド生成部

52:検証アクセス結果バッファライト制御部

54:検証アクセス結果格納バッファ

56:検証アクセス結果チェック部

58:エラー通知レジスタ

60:メモリ空間

62: 実アドレス空間

64:仮想アドレス空間

74:PCIインタフェース制御部

78:バッファライト制御部

80:バッファステータス保持部

82:バッファ選択部

84:エラー検出バッファ機能部

86-1~86-4:パッファ

90:リプライパケット解析部

92:ページ/バッファ番号参照部

94:リプライパケット参照部


96:検証アクセスコマンド検出部

30 98:アドレス/ページ変換部


* 100:パケット転送中登録部

【図2】


本発明が適用される計算機システムのブロック図



【図1】




【図3】



【図4】


図3の処理モジュール、送信側のブリッジモジュールおよび受信側のブリッジモジュールの各々におけるアドレス変換の説明図

モジュールA 1 からモジュールEへのアクセスの場合)




【図5】

【図7】




【図13】


PCIバスをパケットネットワークを介して接続した際のメモリアクセスで生ずる問題の説明図




【図 6 】 図2の実施例におけるライトアクセスのタイムチャート




【図8】




【図9】 図8のPCIブリッジモジュールの詳細ブロック図




【図10】 図9に続くPClブリッジモジュールの詳細ブロック図



【図11】



【図12】



フロントページの続き

(72)発明者 小川 裕一

神奈川県横浜市港北区新横浜2丁目4番19 号 株式会社富士通プログラム技研内

(72)発明者 花岡 祐司

神奈川県横浜市港北区新横浜2丁目4番19 号 株式会社富士通プログラム技研内 (72)発明者 富張 清隆

神奈川県横浜市港北区新横浜2丁目4番19 号 株式会社富士通プログラム技研内 Fターム(参考) 5B018 GA07 HA31 KA02 MA01 QA16

5B045 BB12 BB29 BB48 DD01

5B060 CA00

5B083 AA08 BB02 CD00 CE00 EE03

EF11 GG04

5K034 DD03 EE11 HH42